|
|
Snížení paměťové náročnosti stavového zpracování síťového provozu
Hlaváček, Martin ; Puš, Viktor (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá problematikou paměťové náročnosti u stavového zpracování síťového provozu. Od řešení se očekává prozkoumat nové možnosti úspory paměti při takovém zpracování. V úvodu práce je popsána motivace a důvody, proč je nutné hledat řešení pro snížení paměťové náročnosti u síťového zpracování. Následuje teoretický rozbor technologie NetFlow a dvou metod, které jsou použitelné pro kódování a kompresi síťového toku - Counter Braids a DenStream. Další fáze se věnuje návrhu a implementaci řešení, které obsahuje aplikaci těchto dvou metod na NetFlow zpracování. V poslední části práce je experimentováno s implementovaným řešením a jeho interakcí s reálnými daty. Nakonec jsou shrnuty všechny důležité parametry vstupující do zpracování a ovlivňující míru úspory, které je dosaženo.
|
|
|
Aplikované využití DSP bloků v Intel FPGA
Kondys, Daniel ; Pokorný, Jiří (oponent) ; Smékal, David (vedoucí práce)
Tato bakalářská práce se zabývá využitím DSP bloků zejména na FPGA Stratix 10 DX 2800 pro implementaci čítače a~komparátoru. V teoretické části je zběžně popsán protokol Ethernet, vysvětlena souvislost síťových karet s~FPGA čipy, následně je popsána jejich struktura a obecný postup při návrhu digitálního obvodu pro FPGA. V~poslední podkapitole této části jsou podrobně rozebrány DSP bloky na FPGA Virtex UltraScale+ XCVU7P a~Stratix 10 DX 2800. V praktické části je popsána realizace čítače a komparátoru, od jejich návrhu přes vlastní implementaci až po testování. U těchto komponent byly následně měřeny a~vyhodnoceny parametry týkající se spotřeby zdrojů FPGA a maximální frekvence. Nakonec byly tyto komponenty zapojeny do obvodů, které jsou součástí firmwaru pro síťovou kartu COMBO-400g1, a také zde byly měřeny a~vyhodnoceny změny ve spotřebě zdrojů a maximální frekvence.
|
|
|
Palubní počítač pro závodní motocykl
Dokulil, Marek ; Šimek, Václav (oponent) ; Crha, Adam (vedoucí práce)
Bakalářská práce je členěna do tří hlavních sekcí. První sekce se zabývá popisem palubních počítačů dostupných na trhu, které je možno použít na závodním motocyklu. Druhá část této práce se zaměřuje na možnosti snímání otáček spalovacích motorů, převážně zážehových, kde jsou popsány jejich principy. V poslední třetí části je popsán návrh palubního počítače a jeho konstrukce. Po přečtení třetí části by měl být čtenář schopen sestrojit vlastní palubní počítač podle uvedeného návrhu.
|
|
| |
|
|
Modul pro přesné měření kmitočtu s hradlovým polem Xilinx
Galia, Jan ; Macho, Tomáš (oponent) ; Havránek, Zdeněk (vedoucí práce)
Tato práce se zabývá návrhem a realizací měřicího modulu pro měření kmitočtu pomocí hradlového pole. Uvádí přehled měřicích karet několika výrobců. Dále je zde popsána zvolená metoda přímého měření periody, následně i obvodový návrh konkrétního zařízení. Práce také obsahuje popis firmware FPGA a jeho ovládací příkazy. Na závěr je představen ovládací program pro PC a výsledky naměřených údajů.
|
|
|
Řízení dodávky vody v rodinném domě
Chvátal, Michal ; Richter, Miloslav (oponent) ; Macho, Tomáš (vedoucí práce)
Cílem diplomové práce je navrhnout a realizovat systém, který bude řídit dodávku vody pro rodinný dům a jeho zahradu. Zároveň umožní uchovávat historii, kterou bude možné sledovat přes webové rozhraní. Webové rozhraní také dovolí nastavovat parametry systému a sledovat aktuální stav.
|
|
| |
|
| |
|
|
Řízení dodávky vody v rodinném domě
Chvátal, Michal ; Richter, Miloslav (oponent) ; Macho, Tomáš (vedoucí práce)
Cílem diplomové práce je navrhnout a realizovat systém, který bude řídit dodávku vody pro rodinný dům a jeho zahradu. Zároveň umožní uchovávat historii, kterou bude možné sledovat přes webové rozhraní. Webové rozhraní také dovolí nastavovat parametry systému a sledovat aktuální stav.
|
|
|
Aplikované využití DSP bloků v Intel FPGA
Kondys, Daniel ; Pokorný, Jiří (oponent) ; Smékal, David (vedoucí práce)
Tato bakalářská práce se zabývá využitím DSP bloků zejména na FPGA Stratix 10 DX 2800 pro implementaci čítače a~komparátoru. V teoretické části je zběžně popsán protokol Ethernet, vysvětlena souvislost síťových karet s~FPGA čipy, následně je popsána jejich struktura a obecný postup při návrhu digitálního obvodu pro FPGA. V~poslední podkapitole této části jsou podrobně rozebrány DSP bloky na FPGA Virtex UltraScale+ XCVU7P a~Stratix 10 DX 2800. V praktické části je popsána realizace čítače a komparátoru, od jejich návrhu přes vlastní implementaci až po testování. U těchto komponent byly následně měřeny a~vyhodnoceny parametry týkající se spotřeby zdrojů FPGA a maximální frekvence. Nakonec byly tyto komponenty zapojeny do obvodů, které jsou součástí firmwaru pro síťovou kartu COMBO-400g1, a také zde byly měřeny a~vyhodnoceny změny ve spotřebě zdrojů a maximální frekvence.
|
host ::
RSS.